EFR32 Blue Gecko 1 Software Documentation  efr32bg1-doc-5.1.2
bsp_dk_bcreg_3201.h File Reference

Detailed Description

Board Control register definitions.

Version
5.1.1

License

Copyright 2015 Silicon Labs, Inc. http://www.silabs.com

This file is licensed under the Silabs License Agreement. See the file "Silabs_License_Agreement.txt" for details. Before using this software for any purpose, you must agree to the terms of that agreement.

Definition in file bsp_dk_bcreg_3201.h.

#include <stdint.h>

Go to the source code of this file.

Data Structures

struct  BC_TypeDef
 

Macros

#define __IO   volatile
 
#define BC_ADC_STATUS_BUSY   (1)
 
#define BC_ADC_STATUS_DONE   (0)
 
#define BC_ARB_CTRL_BC   (0 << BC_ARB_CTRL_SHIFT)
 
#define BC_ARB_CTRL_EBI   (1 << BC_ARB_CTRL_SHIFT)
 
#define BC_ARB_CTRL_SHIFT   0
 
#define BC_ARB_CTRL_SPI   (2 << BC_ARB_CTRL_SHIFT)
 
#define BC_BUF_CTRL_CS_ENABLE   (1 << 0)
 
#define BC_CLKRST_ETH_SHIFT   (1 << 2)
 
#define BC_CLKRST_FLASH_SHIFT   (1 << 1)
 
#define BC_DIPSWITCH_MASK   (0x000f)
 
#define BC_DISPLAY_CTRL_MODE_8080   (0 << BC_DISPLAY_CTRL_MODE_SHIFT)
 
#define BC_DISPLAY_CTRL_MODE_GENERIC   (1 << BC_DISPLAY_CTRL_MODE_SHIFT)
 
#define BC_DISPLAY_CTRL_MODE_SHIFT   2
 
#define BC_DISPLAY_CTRL_POWER_ENABLE   (1 << 0)
 
#define BC_DISPLAY_CTRL_RESET   (1 << 1)
 
#define BC_EBI_CTRL_EXTADDR_MASK   (0x0001)
 
#define BC_EM_EM0   (0)
 
#define BC_EM_EM1   (1)
 
#define BC_EM_EM2   (2)
 
#define BC_EM_EM3   (3)
 
#define BC_EM_EM4   (4)
 
#define BC_FLASH_BASE   0x8C000000
 
#define BC_FW_VERSION_MAJOR_MASK   (0xf000)
 
#define BC_FW_VERSION_MAJOR_SHIFT   (12)
 
#define BC_FW_VERSION_MINOR_MASK   (0x0f00)
 
#define BC_FW_VERSION_MINOR_SHIFT   (8)
 
#define BC_FW_VERSION_PATCHLEVEL_MASK   (0x00ff)
 
#define BC_FW_VERSION_PATCHLEVEL_SHIFT   (0)
 
#define BC_HW_VERSION_BOARD_MASK   (0x000f)
 
#define BC_HW_VERSION_BOARD_SHIFT   (0)
 
#define BC_HW_VERSION_PCB_MASK   (0x07f0)
 
#define BC_HW_VERSION_PCB_SHIFT   (4)
 
#define BC_INTEN_AEM   (1 << 3)
 
#define BC_INTEN_DIP   (1 << 1)
 
#define BC_INTEN_ETH   (1 << 4)
 
#define BC_INTEN_JOYSTICK   (1 << 2)
 
#define BC_INTEN_MASK   (0x001f)
 
#define BC_INTEN_PB   (1 << 0)
 
#define BC_INTFLAG_AEM   (1 << 3)
 
#define BC_INTFLAG_DIP   (1 << 1)
 
#define BC_INTFLAG_ETH   (1 << 4)
 
#define BC_INTFLAG_JOYSTICK   (1 << 2)
 
#define BC_INTFLAG_MASK   (0x001f)
 
#define BC_INTFLAG_PB   (1 << 0)
 
#define BC_MAGIC_VALUE   (0xef32)
 
#define BC_MBOX_TXSTATUS0_FIFOEMPTY   (1 << 0)
 
#define BC_MBOX_TXSTATUS0_FIFOFULL   (1 << 1)
 
#define BC_MBOX_TXSTATUS0_FIFOOVERFLOW   (1 << 5)
 
#define BC_MBOX_TXSTATUS0_FIFOUNDERFLOW   (1 << 4)
 
#define BC_MBOX_TXSTATUS1_WORDCOUNT_MASK   (0x07FF)
 
#define BC_PERICON_ANALOG_DIFF_SHIFT   2
 
#define BC_PERICON_ANALOG_SE_SHIFT   1
 
#define BC_PERICON_AUDIO_IN_SHIFT   5
 
#define BC_PERICON_AUDIO_OUT_SEL_SHIFT   4
 
#define BC_PERICON_AUDIO_OUT_SHIFT   3
 
#define BC_PERICON_I2C_SHIFT   10
 
#define BC_PERICON_I2S_ETH_SEL_SHIFT   9
 
#define BC_PERICON_I2S_ETH_SHIFT   8
 
#define BC_PERICON_RS232_LEUART_SHIFT   11
 
#define BC_PERICON_RS232_SHUTDOWN_SHIFT   13
 
#define BC_PERICON_RS232_UART_SHIFT   12
 
#define BC_PERICON_SPI_SHIFT   0
 
#define BC_PERICON_TOUCH_SHIFT   6
 
#define BC_PERICON_TRACE_SHIFT   7
 
#define BC_PSRAM_BASE   0x88000000
 
#define BC_REGISTER   ((BC_TypeDef *) BC_REGISTER_BASE)
 
#define BC_REGISTER_BASE   0x80000000
 
#define BC_SPI_DEMUX_SLAVE_AUDIO   (0)
 
#define BC_SPI_DEMUX_SLAVE_DISPLAY   (2)
 
#define BC_SPI_DEMUX_SLAVE_ETHERNET   (1)
 
#define BC_SPI_DEMUX_SLAVE_MASK   (0x0003)
 
#define BC_SSD2119_BASE   0x84000000
 
#define BC_UIF_AEM_BC   (0)
 
#define BC_UIF_AEM_EFM   (1)
 
#define BC_UIF_JOYSTICK_CENTER   (1 << 4)
 
#define BC_UIF_JOYSTICK_DOWN   (1 << 0)
 
#define BC_UIF_JOYSTICK_LEFT   (1 << 3)
 
#define BC_UIF_JOYSTICK_MASK   (0x001f)
 
#define BC_UIF_JOYSTICK_RIGHT   (1 << 1)
 
#define BC_UIF_JOYSTICK_UP   (1 << 2)
 
#define BC_UIF_PB1   (1 << 0)
 
#define BC_UIF_PB2   (1 << 1)
 
#define BC_UIF_PB3   (1 << 2)
 
#define BC_UIF_PB4   (1 << 3)
 
#define BC_UIF_PB_MASK   (0x000f)