efr32mg1/html/bmp__regs_8h_source.html

/***************************************************************************/

#ifndef __BMP_REGS_H_

#define __BMP_REGS_H_


/***************************************************************************/

/***************************************************************************/

#define BMP_REG_ADDR_ID              0xD0

#define BMP_REG_ADDR_SOFTRESET       0xE0

#define BMP_REG_ADDR_CTRL_MEAS       0xF4

#define BMP_REG_ADDR_TEMP_XLSB       0xFC

#define BMP_REG_ADDR_TEMP_LSB        0xFB

#define BMP_REG_ADDR_TEMP_MSB        0xFA

#define BMP_REG_ADDR_PRESS_XLSB      0xF9

#define BMP_REG_ADDR_PRESS_LSB       0xF8

#define BMP_REG_ADDR_PRESS_MSB       0xF7

#define BMP_REG_ADDR_CONFIG          0xF5

#define BMP_REG_ADDR_CTRL_MEAS       0xF4

#define BMP_REG_ADDR_STATUS          0xF3

#define BMP_REG_ADDR_SOFTRESET       0xE0

#define BMP_REG_ADDR_ID              0xD0

#define BMP_REG16_ADDR_RESV          0xA0

#define BMP_REG16_ADDR_DIG_P9        0x9E

#define BMP_REG16_ADDR_DIG_P8        0x9C

#define BMP_REG16_ADDR_DIG_P7        0x9A

#define BMP_REG16_ADDR_DIG_P6        0x98

#define BMP_REG16_ADDR_DIG_P5        0x96

#define BMP_REG16_ADDR_DIG_P4        0x94

#define BMP_REG16_ADDR_DIG_P3        0x92

#define BMP_REG16_ADDR_DIG_P2        0x90

#define BMP_REG16_ADDR_DIG_P1        0x8E

#define BMP_REG16_ADDR_DIG_T3        0x8C

#define BMP_REG16_ADDR_DIG_T2        0x8A

#define BMP_REG16_ADDR_DIG_T1        0x88

#endif /* __BMP_REGS_H_ */